ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ

Δρ. Δ. Λαμπάκης

(5η σειρά διαφανειών)

Τρανζίστορ διπολικής επαφής

(Bipolar Junction Transistor – BJT)

Στα ψηφιακά κυκλώματα αυτό το τρανζίστορ χρησιμοποιείται κατά κύριο λόγο ως διακόπτης.

Η ανάλυση βασίζεται σε τρανζίστορ τύπου NPN, ισχύουν όμως τα αντίστοιχα για τρανζίστορ PNP.

Τρανζίστορ διπολικής επαφής

Τυπικό τρανζίστορ BJT, τύπου NPN, ως *διακόπτης*.



Το ρεύμα που ρέει μέσω της βάσης του τρανζίστορ συμβολίζεται ως I_B ενώ εκείνο μέσω του συλλέκτη ως I_C.

Τρανζίστορ διπολικής επαφής

Ως διακόπτης το τρανζίστορ BJT βρίσκεται είτε σε αποκοπή (ανοικτό κύκλωμα) είτε σε κορεσμό (κλειστός διακόπτης).

Στην ενεργή περιοχή περνάει για σύντομο χρονικό διάστημα, κατά τις μεταβάσεις από κορεσμό σε αποκοπή ή αντίστροφα.

Η αντίστροφη λειτουργία είναι μία ειδική περίπτωση (θα εξεταστεί αργότερα).

Τρανζίστορ διπολικής επαφής

Οι περιοχές λειτουργίας του τρανζίστορ BJT

περιοχή	επαφή BE	επαφή BC	ρεύματα I_B,I_C	παρατηρήσεις
ενεργή (active)	ορθά πολωμένη	ανάστροφα πολωμένη	$I_C = \beta I_B$	β = συντελεστής κέρδους ρεύματος του τρανζίστορ
αποκοπή (cutoff)	ανάστροφα πολωμένη	ανάστροφα πολωμένη	$I_B = 0$, $I_C = I_{CEO}$	I_{CEO} = ανάστροφο ρεύμα κορεσμού συλλέκτη, πρακτικά 0
κορεσμός (saturation)	ορθά πολωμένη	ορθά πολωμένη	$I_C < \beta I_B$	τάση μεταξύ συλλέκτη και εκπομπού $V_{CE} \approx 0.2V$ ή και χαμηλότερη
αντίστροφη λειτουργία (reversed mode)	ανάστροφα πολωμένη	ορθά πολωμένη	$I_E = \beta_R I_B$	β_R = συντελεστής κέρδους αντίστροφης λειτουργίας

Τρανζίστορ διπολικής επαφής

Θεωρητικό κύκλωμα αντιστροφής, για την περιγραφή της διακοπτική λειτουργίας του τρανζίστορ.



Τρανζίστορ διπολικής επαφής

1. Αρχικά, έστω ότι η είσοδος $V_i = 0V$ (χαμηλή λογική στάθμη). Το τρανζίστορ βρίσκεται σε αποκοπή και είναι $I_B = 0$, $I_C = 0$, $V_{BE} = 0V$ ενώ $V_o = V_{CE} = V_{CC}$ (υψηλή λογική στάθμη) → βλ. προγ. πίνακα.

2. Εάν το V_i αυξηθεί έως τα 0.6V περίπου, η επαφή βάσης-εκπομπού πολώνεται ορθά και το τρανζίστορ βρίσκεται στα όρια της αγωγής. Τότε είναι $V_{BE} = 0.6V$ ενώ τα I_B και I_C μόλις αρχίζουν να γίνονται μεγαλύτερα από το 0.

3. Με περαιτέρω αύξηση του V_i, το τρανζίστορ εισέρχεται στην ενεργή περιοχή λειτουργίας. Τότε ισχύουν: $V_{BE} = 0.7V$ και $I_C = \beta I_B$.

4. Με μεγαλύτερη αύξηση του V_i, το τρανζίστορ βρίσκεται στην περιοχή κορεσμού, όπου ισχύουν: $V_{BE} \approx 0.75V$, $I_C < \beta I_B$ και $V_{CE} = V_o \approx 0.2V$ (χαμηλή λογική στάθμη).

Τρανζίστορ διπολικής επαφής

Η έξοδος V_o αλλάζει κατάσταση σε σχέση με το Vi με ορισμένη καθυστέρηση, η οποία προκαλείται από τη συσσώρευση φορτίου στην παρασιτική χωρητικότητα της επαφής βάσης-εκπομπού.

Η σημαντικότερη καθυστέρηση οφείλεται στην εκφόρτιση της χωρητικότητας αυτής κατά τη μετάβαση του τρανζίστορ στην αποκοπή και ονομάζεται ***χρόνος αποθήκευσης*** (***storage time***).

Πρώιμα ψηφιακά λογικά κυκλώματα

Η πρώτη μορφή ολοκληρωμένων λογικών κυκλωμάτων (πυλών) ονομαζόταν "**λογική αντίστασης-τρανζίστορ**".
(**resistor-transistor logic – RTL**, αρχές δεκαετίας '60).

Το κύκλωμα υλοποιεί τη λογική συνάρτηση NOR, δηλαδή, όταν οι είσοδοι A και B είναι σε χαμηλή στάθμη, τα τρανζίστορ T_1 και T_2 βρίσκονται σε αποκοπή και η έξοδος σε υψηλή στάθμη, ενώ σε κάθε άλλο συνδυασμό εισόδων η έξοδος βρίσκεται σε χαμηλή στάθμη.



Πρώιμα ψηφιακά λογικά κυκλώματα

Σημείωση:

Οι λογικές πύλες RTL παρουσίαζαν ικανοποιητική για την εποχή καθυστέρηση διάδοσης και κατανάλωση ισχύος (12ns και 16mW αντίστοιχα) αλλά ταυτόχρονα είχαν πολύ μικρό περιθώριο θορύβου (~0.4V) και οδηγητική ικανότητα (μέγιστο fanout = 5).

Έτσι σύντομα αντικαταστάθηκαν από τα ολοκληρωμένα κυκλώματα DTL (diode-transistor logic).

Πρώιμα ψηφιακά λογικά κυκλώματα

Λογική διόδου-τρανζίστορ (DTL):

Το βασικό κύκλωμα μίας πύλης DTL NAND



Πρώιμα ψηφιακά λογικά κυκλώματα

Λογική διόδου-τρανζίστορ (DTL):

Συνοπτικά, η λειτουργία του είναι η ακόλουθη:

α) Εάν όλες οι είσοδοι V_i βρίσκονται σε υψηλή κατάσταση (5V), τότε οι αντίστοιχες δίοδοι εισόδου είναι σε αποκοπή. Ρεύμα μέσω της αντίστασης R ρέει προς τη βάση του τρανζίστορ T_1 και το οδηγεί σε κορεσμό. Η τάση εξόδου V_o ισούται με $V_{CE1(sat)}$ = 0.2V (χαμηλή λογική στάθμη).

β) Εάν τουλάχιστον μία είσοδος βρίσκεται σε χαμηλή κατάσταση (0.2V), τότε η τάση στο σημείο A είναι με V_A = 0.2V + V_D =0.95V, υποθέτοντας ότι το ρεύμα που ρέει μέσω της εισόδου είναι αρκετό ώστε η τάση στα άκρα της αντίστοιχης διόδου να ισούται με 0.75V.

Πρώιμα ψηφιακά λογικά κυκλώματα

Λογική διόδου-τρανζίστορ (DTL):

Τυπικό εμπορικό κύκλωμα πύλης DTL, όπου η δίοδος D_1 έχει αντικατασταθεί από το τρανζίστορ T_2, που λειτουργεί στην ενεργό περιοχή και παρέχει αυξημένη ποσότητα ρεύματος στη βάση του T_1 (αυξάνοντας έτσι και την οδηγητική ικανότητα της πύλης).



Πρώιμα ψηφιακά λογικά κυκλώματα

Λογική διόδου-τρανζίστορ (DTL):

Τυπικές τιμές των χαρακτηριστικών λειτουργίας της πύλης είναι:

→ καθυστέρηση διάδοσης: 75ns,

→ κατανάλωση ισχύος: 10mW και

→fanout: 45.

Σημείωση:Η χαμηλή ταχύτητα λειτουργίας των κυκλωμάτων DTL οδήγησε τελικά στην αντικατάστασή τους από τα λογικά κυκλώματα TTL (transistor-transistor logic).

Τρανζίστορ-τρανζίστορ (TTL)

Τα κυκλώματα TTL βελτίωσαν το κύριο μειονέκτημα της λογικής DTL, τη μειωμένη δηλαδή ταχύτητα λειτουργίας.

Η πύλη TTL μπορεί να θεωρηθεί ως μετεξέλιξη των κυκλωμάτων DTL.

Βασικό κύκλωμα πύλης TTL (NAND)



Τρανζίστορ-τρανζίστορ (TTL)

→ Κύκλωμα εισόδου.

Το κύκλωμα εισόδου αποτελείται από ένα τρανζίστορ T_1 ***πολλαπλών εκπομπών*** (***multiemitter transistor***), το οποίο ισοδυναμεί με τη δομή εισόδων με διόδους μίας πύλης DTL.



Τρανζίστορ-τρανζίστορ (TTL)

Κάτοψη ενός τρανζίστορ πολλαπλών εκπομπών.



Σημείωση: Η επιφάνεια πυριτίου η οποία απαιτείται για την κατασκευή του τρανζίστορ πολλαπλών εκπομπών είναι μικρότερη από την επιφάνεια που απαιτούν οι διακριτές δίοδοι των εισόδων DTL.

Τρανζίστορ-τρανζίστορ (TTL)

Οι συνθήκες λειτουργίας του τρανζίστορ πολλαπλών εκπομπών είναι οι εξής:

α) Όταν μία τουλάχιστον είσοδος βρίσκεται σε χαμηλή λογική στάθμη, τότε το ρεύμα βάσης του τρανζίστορ πηγαίνει προς τον εκπομπό της εισόδου αυτής.



Το τρανζίστορ βρίσκεται σε κορεσμό, εφόσον το ρεύμα I_C είναι πολύ μικρό (προέρχεται από τη βάση του τρανζίστορ T_2).

Αν υπάρχουν είσοδοι σε υψηλή στάθμη, μπορούν πρακτικά να θεωρηθούν σε αποκοπή.

Τρανζίστορ-τρανζίστορ (TTL)

β) Όταν όλες οι είσοδοι είναι σε υψηλή λογική στάθμη, τότε το τρανζίστορ βρίσκεται στην περιοχή αντίστροφης λειτουργίας.

Το ρεύμα από τη βάση του τρανζίστορ (I_B) και από τις εισόδους (I_E) κατευθύνεται προς τον συλλέκτη του τρανζίστορ.

Επειδή ισχύει $I_E = \beta_R I_B$ με τυπική τιμή $\beta_R = 0.02$, ο συλλέκτης δέχεται κυρίως ρεύμα από τη βάση του τρανζίστορ και μόνο 2% από τις εισόδους.



Τρανζίστορ-τρανζίστορ (TTL)

Σημείωση 1: Το τρανζίστορ εισόδου T1 πολλαπλών εκπομπών συνδέεται απευθείας στη βάση του τρανζίστορ T_2. Η άμεση αυτή σύνδεση επιτρέπει την ταχύτατη εκφόρτιση της βάσης του T_2 μέσω του συλλέκτη του T_1 όταν κάποια είσοδος είναι σε χαμηλή λογική κατάσταση.

Σημείωση 2: Η συνδεσμολογία αυτή υπερτερεί έναντι της αντίστοιχης μίας πύλης DTL, αυξάνοντας την ταχύτητα λειτουργίας της πύλης TTL.

Τρανζίστορ-τρανζίστορ (TTL)

→ **Κύκλωμα οδήγησης.**

Αποτελείται από το τρανζίστορ T2 και τις αντιστάσεις R_{C2} και R_E.

Είναι ένα τυπικό κύκλωμα phase splitter, το οποίο οδηγεί συμπληρωματικά τα τρανζίστορ T_3 και T_4 (δηλ. όταν το ένα άγει, το άλλο είναι σε αποκοπή και αντίστροφα).

Όπως αναφέρθηκε και προηγουμένως, το T_2 οδηγείται από τον συλλέκτη του T_1.

Τρανζίστορ-τρανζίστορ (TTL)

→ Κύκλωμα εξόδου totem-pole.

Αποτελείται από δύο ενεργά στοιχεία (τρανζίστορ) ανύψωσης (T_4) και καταβύθισης δυναμικού (T_3). Τα δύο αυτά τρανζίστορ άγουν **εναλλάξ** οδηγούμενα από το τρανζίστορ T_2, δηλαδή σε σταθερή κατάσταση εξόδου δεν υπάρχει αγώγιμο μονοπάτι μεταξύ V_{CC} και GND:

α) Όταν το T_4 άγει και το T_3 είναι σε αποκοπή, η έξοδος συνδέεται στην υψηλή στάθμη (V_{CC}) μέσω της αντίστασης R_{C4} (130Ω).

β) Όταν το T_3 άγει (στην περιοχή κορεσμού) και το T_4 είναι σε αποκοπή, τότε η τάση εξόδου ισούται με $V_{CE3(sat)} \approx 0.2V$ (χαμηλή λογική στάθμη).

Τρανζίστορ-τρανζίστορ (TTL)

Σημείωση 1: Η βαθμίδα totem-pole συνδυάζει τα πλεονεκτήματα της ταχύτητας και της μειωμένης κατανάλωσης ισχύος.

Σημείωση 2: Όπως αναφέρθηκε, στη βαθμίδα εξόδου totem-pole σε σταθερή κατάσταση εξόδου μόνο ένα από τα δύο τρανζίστορ T_3 και T_4 άγει. Κατά την αλλαγή κατάστασης όμως, τα δύο τρανζίστορ άγουν στιγμιαία *ταυτοχρόνως*, προκαλώντας **απότομες αιχμές ρεύματος** ανάμεσα στις γραμμές τροφοδοσίας (V_{CC} και GND). Σε κατάσταση *ταυτόχρονης* αγωγής, μεταξύ V_{CC} και GND βρίσκεται μόνον η αντίσταση R_{C4}, η οποία εξασφαλίζει ότι δεν θα περάσει υπερβολικό ρεύμα βραχυκυκλώματος στο σύντομο αυτό χρονικό διάστημα.

Τρανζίστορ-τρανζίστορ (TTL)

Λειτουργία πύλης TTL NAND

Έστω η πύλης TTL NAND και έστω ότι μία είσοδος βρίσκεται σε χαμηλή λογική στάθμη 0.2V



Τρανζίστορ-τρανζίστορ (TTL)

Λειτουργία πύλης TTL NAND

Από τα προηγούμενα, το T_1 βρίσκεται σε κορεσμό και η τάση στο συλλέκτη του ισούται με:

$$V_{C1} = V_i + V_{CE1(sat)} = 0.2V + 0.2V = 0.4V$$

→ Η τάση στη βάση του T_2 ισούται με το V_{C1}, κάτι που σημαίνει ότι το T_2 βρίσκεται σε αποκοπή (στην καλύτερη περίπτωση θα χρειαζόταν $V_{BE2} = 0.6V$).
→ Άρα δεν υπάρχει ρεύμα στον εκπομπό του T_2 ούτε στη βάση του T_3. Συνεπώς και το T_3 βρίσκεται σε αποκοπή.
→ Αντιθέτως το T_4 άγει (στην ενεργή περιοχή) και η πύλη παρέχει ρεύμα στα φορτία που είναι συνδεμένα στην έξοδο V_o μέσω της R_{C4}. Εάν η έξοδος είναι ασύνδετη, τότε $I_{B4} \approx 0$, $I_{E4} \approx 0$, η πτώση τάσης στην $R_{C2} \approx 0$, V_{BE4} και $V_D \approx 0.6V$ (λόγω του ελάχιστου ρεύματος) και:

$$V_o = V_{OH} = V_{CC} - V_{BE4} - V_D = 5V - 0.6V - 0.6V \approx 3.8V \text{ (υψηλή στάθμη)}$$

Τρανζίστορ-τρανζίστορ (TTL)

Λειτουργία πύλης TTL NAND

Εάν όλες οι είσοδοι βρίσκονται σε υψηλή λογική στάθμη (3.8V), τότε η κατάσταση της πύλης περιγράφεται από το παρακάτω σχ



Τρανζίστορ-τρανζίστορ (TTL)

Λειτουργία πύλης TTL NAND

→ Το T_1 βρίσκεται σε αντίστροφη λειτουργία και το ρεύμα βάσης του T_1 ρέει προς τη βάση του T_2.

→ Το ρεύμα αυτό είναι αρκετό για να οδηγήσει το T_2 σε κορεσμό. Μέσω της R_{C2} και του T_2 ρέει ποσότητα ρεύματος προς τη βάση του T_3.

→ Λόγω της αντίστασης R_E, το μεγαλύτερο μέρος του ρεύματος αυτού οδηγείται στη βάση του T_3, το οποίο βρίσκεται επίσης σε κορεσμό.

Έτσι η τάση εξόδου V_o ισούται με:

$$V_o = V_{OL} = V_{CE3(sat)} \approx 0.2V \text{ (χαμηλή στάθμη)}$$

Τρανζίστορ-τρανζίστορ (TTL)

Λειτουργία πύλης TTL NAND

Η τάση στη βάση του T_4 ισούται με:

$$V_{B4} = V_{BE3(sat)} + V_{CE2(sat)} = 0.75V + 0.2V = 0.95V$$

Λόγω της διόδου D, για να βρεθεί το T_4 στα όρια της αγωγής θα έπρεπε:

$$V_{B4} > V_{CE3(sat)} + V_{D(\text{στα όρια αγωγής})} + V_{BE4(\text{στα όρια αγωγής})} > 0.2V+0.6V+0.6V > 1.4V$$

κάτι που προφανώς δεν ισχύει, άρα το T_4 είναι σε αποκοπή.
Η τελευταία ανισότητα τονίζει τον ρόλο της διόδου D, διότι χωρίς αυτήν θα αρκούσε:

$$V_{B4} > V_{CE3(sat)} + V_{BE4(\text{στα όρια αγωγής})} > 0.8V$$

για να αρχίσει να άγει το T_4, οπότε στην παρούσα κατάσταση δεν θα εξασφαλιζόταν η αποκοπή του T_4.

Τρανζίστορ-τρανζίστορ (TTL)

Οι Πύλες TTL (όπως η πύλη NAND) αποτέλεσαν την πρώτη μορφή κυκλωμάτων TTL και ονομάζονται **standard TTL**.

Οι πύλες αυτές είναι επίσης γνωστές με τον κωδικό κατασκευής τους: **74xx**, όπου ο αριθμός **xx** περιγράφει τη λογική λειτουργία της πύλης.

Τρανζίστορ-τρανζίστορ (TTL)

Βασικά χαρακτηριστικά λειτουργίας standard TTL.

(όπως αυτά δίνονται από τους κατασκευαστές)

Οι λογικές στάθμες, οι οποίες έχουν καθοριστεί για τα κυκλώματα standard TTL είναι οι εξής:

(V_{CC})	5V
$V_{OH(min)}$	2.4V
$V_{IH(min)}$	2.0V
V_T	1.5V
$V_{IL(max)}$	0.8V
$V_{OL(max)}$	0.4V
(GND)	0V

Οι τιμές V_{OL}, V_{OH} αποτελούν τιμές χειρότερης περίπτωσης (worstcase).

Τυπικές τιμές σε ΚΣ λειτουργίας είναι V_{OL} = 0.2V και V_{OH} = 3.4V και τα αντίστοιχα περιθώρια θορύβου αρκετά μεγαλύτερα από τα προσδιοριζόμενα, με πιο κρίσιμο πάντοτε το περιθώριο χαμηλής στάθμης (NML).

Τρανζίστορ-τρανζίστορ (TTL)

Βασικά χαρακτηριστικά λειτουργίας standard TTL.

Τα ελάχιστα περιθώρια θορύβου καθορίζονται αντίστοιχα:

$$NML = V_{IL(max)} - V_{OL(max)} = 0.4V$$

$$NMH = V_{OH(min)} - V_{IH(min)} = 0.4V$$

Τρανζίστορ-τρανζίστορ (TTL)

Βασικά χαρακτηριστικά λειτουργίας standard TTL.

Χαρακτηριστική καμπύλη μεταφοράς V_{in}/V_{out} για μία τυπική πύλη standard TTL (Η καμπύλη μεταφοράς εξαρτάται από τη θερμοκρασία περιβάλλοντος)



Τρανζίστορ-τρανζίστορ (TTL)

Οδηγητική ικανότητα

Μία πύλη TTL **παρέχει** (**source**) ή **καταβυθίζει** (**sink**) ρεύμα προς/από τις εισόδους των πυλών που οδηγεί, ανάλογα με τη λογική κατάσταση της εξόδου.

1η περίπτωση. Όταν η έξοδος βρίσκεται σε χαμηλή λογική στάθμη, η πύλη καταβυθίζει ρεύμα μέσω του T_3, το οποίο είναι σε κορεσμό.



Σημείωση: σύμφωνα με τη σύμβαση των προσήμων, για την οδηγούσα πύλη το I_{OL} είναι θετικό, ενώ για την οδηγούμενη το I_{IL} είναι αρνητικό.

Τρανζίστορ-τρανζίστορ (TTL)

Οδηγητική ικανότητα

Το ρεύμα I_{IL} προέρχεται από τη βάση του T_1 και ρυθμίζεται από την αντίσταση R_B.

Η εγγυημένη μέγιστη τιμή του είναι $I_{IL(max)}$ = -1.6mA με Vin = 0.4V.

Οι πύλες standard TTL έχουν σχεδιαστεί για να οδηγούν 10 όμοιες πύλες, οπότε το μέγιστο ρεύμα $I_{OL(max)}$ που καταβυθίζει μία έξοδος παραμένοντας σε έγκυρη χαμηλή στάθμη ορίζεται στα 16mA.

Επειδή το τρανζίστορ T_3 βρίσκεται σε κορεσμό, η σύνθετη αντίσταση (εμπέδηση) της εξόδου σε χαμηλή κατάσταση R_{OL} είναι πολύ μικρή (τυπική τιμή 10Ω).

Η χαμηλή R_{OL} αποτελεί **πλεονέκτημα** τόσο για τη γρήγορη και ισχυρή οδήγηση των εξωτερικών φορτίων, όσο και για τη διατήρηση σε χαμηλά επίπεδα του θορύβου που δημιουργείται από τη απότομη ροή ρεύματος κατά την εναλλαγή καταστάσεων.

Τρανζίστορ-τρανζίστορ (TTL)

Οδηγητική ικανότητα

Η χαρακτηριστική καμπύλη εξόδου V_{OL}-I_{OL} μίας πύλης standard TTL



Τρανζίστορ-τρανζίστορ (TTL)

Οδηγητική ικανότητα

2η περίπτωση. Όταν η έξοδος είναι σε υψηλή λογική στάθμη (σχήμα 2-13), τότε η οδηγούσα πύλη παρέχει ρεύμα μέσω των R_{C4}, T_4 και D.

Κατά σύμβαση το I_{IH} είναι θετικό ενώ το I_{OH} είναι αρνητικό.

Το τρανζίστορ εισόδου βρίσκεται σε αντίστροφη λειτουργία και το ρεύμα εισόδου I_{IH} σχετικά μικρό.

Ως μέγιστη τιμή χειρότερης περίπτωσης προσδιορίζεται $I_{IH(max)}$ = 40μA με V_{in} = 2.4V.



Συνεπώς, για να μπορέσει μία πύλη standard TTL να οδηγήσει 10 παρόμοιες εισόδους θα πρέπει να παρέχει I_{OH} = –0.4mA διατηρώντας έγκυρη υψηλή στάθμη εξόδου (>2.4V).

Τρανζίστορ-τρανζίστορ (TTL)

Οδηγητική ικανότητα

Η χαρακτηριστική καμπύλη εξόδου V_{OH} - I_{OH}



Τρανζίστορ-τρανζίστορ (TTL)

Οδηγητική ικανότητα

→ Εκτός από το μέγιστο ρεύμα I_{OH}, στα **φυλλάδια των κατασκευαστών** δίνεται η τιμή του **ρεύματος βραχυκυκλώματος** I_{OS}, το οποίο είναι σε θέση να παρέχει η πύλη για σύντομο χρονικό διάστημα, όταν η έξοδός της σε υψηλή λογική κατάσταση βραχυκυκλωθεί με τη γείωση.

Οι τιμές που δίνονται είναι –18mA (min) και –55mA (max).

Η εμπέδηση εξόδου σε υψηλή κατάσταση (R_{OH}) είναι επίσης χαμηλή και κυμαίνεται για κυκλώματα standard TTL μεταξύ 50Ω και 70Ω.

Τρανζίστορ-τρανζίστορ (TTL)

Οδηγητική ικανότητα

Παρατήρηση: Όταν δύο ή περισσότερες είσοδοι του τρανζίστορ πολλαπλού εκπομπού μία πύλης TTL συνδέονται μαζί (οδηγούνται από το ίδιο σήμα, σχήμα 2-15), τότε:

α) Εάν είναι σε υψηλή στάθμη, το συνολικό ρεύμα I_{IH} είναι ανάλογο του αριθμού των εισόδων που είναι συνδεμένες μαζί (n x I_{IH}).

β) Εάν είναι σε χαμηλή στάθμη, τότε το συνολικό ρεύμα I_{IL} ρυθμίζεται από την αντίσταση R_B και δεν εξαρτάται από τον αριθμό των εισόδων.

Παράλληλη σύνδεση εισόδων



Τρανζίστορ-τρανζίστορ (TTL)

Καθυστέρηση διάδοσης

Η καθυστέρηση διάδοσης ενός σήματος από την είσοδο έως την έξοδο μίας πύλης TTL **προσδιορίζει** την ταχύτητα λειτουργίας της.

Για τα κυκλώματα standard TTL η καθυστέρηση διάδοσης μετράται όταν το σήμα εισόδου και εξόδου έχει τιμή 1.5V.

Στα κυκλώματα standard TTL, η καθυστέρηση διάδοσης για αλλαγή της εξόδου από τη χαμηλή στην υψηλή λογική κατάσταση (t_{PLH}) είναι μεγαλύτερη από την καθυστέρηση για αλλαγή της εξόδου από την υψηλή στη χαμηλή κατάσταση (tPHL), **γιατί** το τρανζίστορ T3 εισέρχεται βαθιά στην περιοχή κορεσμού όταν η έξοδος είναι σε χαμηλή κατάσταση, άρα να αργεί περισσότερο να επιστρέψει στην αποκοπή κατά τη μετάβαση της εξόδου στην υψηλή κατάσταση.

Τρανζίστορ-τρανζίστορ (TTL)

Καθυστέρηση διάδοσης

Παράδειγμα: Για μία πύλη standard TTL NAND (7400) τυπικές τιμές καθυστέρησης διάδοσης του σήματος είναι $t_{PHL} = 7ns$ και $t_{PLH} = 11ns$, με τάση τροφοδοσίας $V_{CC} = 5V$, θερμοκρασία περιβάλλοντος $T_A = 25^oC$ και χωρητικότητα φορτίου εξόδου $C_L = 15pF$.

Για τον υπολογισμό μίας μέσης τιμής καθυστέρησης διάδοσης (t_{PD}) χρησιμοποιείται η σχέση:

$$t_{PD} = \frac{t_{PHL} + t_{PLH}}{2}$$

($t_{PD} = [7+11]/2 = 9ns$ για το προηγούμενο παράδειγμα)

και αντίστοιχα η μέγιστη συχνότητα λειτουργίας της πύλης για έναν πλήρη κύκλο L-H-L δίνεται από τη σχέση:

$$f_{MAX} = \frac{1}{t_{PHL} + t_{PLH}}$$

($f_{MAX} = 1/[7+11] \approx 55MHz$ για την πύλη 7400)

Τρανζίστορ-τρανζίστορ (TTL)

Καθυστέρηση διάδοσης

Παρατηρήσεις:

→Η καθυστέρηση διάδοσης **μειώνεται** με την αύξηση της τάσης τροφοδοσίας και **αυξάνεται** με την αύξηση της χωρητικότητας του φορτίου εξόδου.

→ Η αύξηση της θερμοκρασίας προκαλεί μικρές αποκλίσεις στην τιμή του t_{PD}, οι οποίες μπορούν να είναι είτε θετικές είτε αρνητικές, ανάλογα με τις κατασκευαστικές παραμέτρους της πύλης.

Τρανζίστορ-τρανζίστορ (TTL)

Κατανάλωση ισχύος

Η στατική κατανάλωση ισχύος P (όσο οι έξοδοι διατηρούνται σταθερές) ενός κυκλώματος TTL προσδιορίζεται από το ρεύμα τροφοδοσίας I_{CC}, το οποίο καταναλώνεται στο κύκλωμα:

$$P = V_{CC} \, x \, I_{CC}$$

Για κάθε ολοκληρωμένο κύκλωμα TTL δίνονται δύο τιμές ρεύματος τροφοδοσίας, I_{CCH} και I_{CCL}, ανάλογα με το αν η έξοδος των πυλών του κυκλώματος είναι σε υψηλή ή χαμηλή λογική στάθμη αντίστοιχα. Το ρεύμα I_{CCH} είναι 2 έως 3 φορές μικρότερο από το I_{CCL}.

Π.χ. για μία πύλη NAND 7400 δίνονται οι εξής τιμές:
$I_{CCH(max)}$ = 8mA και $I_{CCL(max)}$ = 22mA.

Τρανζίστορ-τρανζίστορ (TTL)

Κατανάλωση ισχύος

Γενικά, για **τυχαίο λόγο *r*** ισχύει:

$$I_{CC(av)} = (r)I_{CCH} + (1\text{-}r)I_{CCL}$$

Τρανζίστορ-τρανζίστορ (TTL)

Κατανάλωση ισχύος

Εκτός από τη στατική κατανάλωση, στα κυκλώματα TTL εμφανίζεται και **δυναμική κατανάλωση ισχύος**, που οφείλεται στις αιχμές ρεύματος που δημιουργούνται κατά την αλλαγή κατάστασης των εξόδων. Οι αιχμές αυτές ρεύματος προσεγγίζουν το μέγιστο δυνατό ρεύμα I_{OS} και οφείλονται:

α) στο ρεύμα που ρέει στιγμιαία μεταξύ τροφοδοσίας και γείωσης στη βαθμίδα εξόδου totem-pole κατά την αλλαγή της στάθμης εξόδου και

β) στο ρεύμα, το οποίο απαιτείται για τη φόρτιση/εκφόρτιση των χωρητικοτήτων οδηγούμενων φορτίων στην έξοδο της πύλης.

Τρανζίστορ-τρανζίστορ (TTL)

Κατανάλωση ισχύος

→ Αν οι έξοδοι των πυλών εναλλάσσουν λογικές στάθμες, υπολογίζεται η μέση κατανάλωση ισχύος χρησιμοποιώντας την μέση τιμή του I_{CC}.

→ Για τον υπολογισμό της μέσης τιμής $I_{CC(av)}$ από τα I_{CCH} και I_{CCL}, λαμβάνεται υπόψη ο λόγος του χρόνου κατά τον οποίο οι έξοδοι είναι σε υψηλή κατάσταση προς τον χρόνο κατά τον οποίο είναι σε χαμηλή κατάσταση (duty cycle).

Π.χ. εάν ο λόγος αυτός είναι 50% (ίσοι χρόνοι σε υψηλή και χαμηλή στάθμη εξόδου) τότε είναι:

$$I_{CC(av)} = \frac{I_{CCH} + I_{CCL}}{2}$$

Τρανζίστορ-τρανζίστορ (TTL)

Κατανάλωση ισχύος

Η δυναμική κατανάλωση ισχύος είναι ανάλογη της συχνότητας λειτουργίας.

Με τυπικό φορτίο C_L = 50pF, η στατική κατανάλωση ισχύος ενός κυκλώματος TTL υπερισχύει μέχρι το 1MHz.

Σε μεγαλύτερη συχνότητα λειτουργίας εμφανίζεται η επίδραση της δυναμικής κατανάλωσης ισχύος, η οποία υπερισχύει της στατικής σε συχνότητες λειτουργίας μεγαλύτερες από 10MHz, με αποτέλεσμα η συνολική κατανάλωση ισχύος να διπλασιάζεται ή τριπλασιάζεται.

Τρανζίστορ-τρανζίστορ (TTL)

Αχρησιμοποίητες είσοδοι/πύλες

Όταν οι είσοδοι ενός κυκλώματος TTL αφεθούν χωρίς οδήγηση, συμπεριφέρονται ως να ήταν σε υψηλή λογική στάθμη.

Όμως η πρακτική αυτή δεν συνιστάται, διότι μέσω των μη οδηγούμενων εισόδων είναι δυνατή η σύζευξη θορύβου στο κύκλωμα

Τρανζίστορ-τρανζίστορ (TTL)

Αχρησιμοποίητες είσοδοι/πύλες

Όλες οι είσοδοι θα πρέπει να οδηγούνται από μία έγκυρη λογική στάθμη:

→ Οι αχρησιμοποίητες είσοδοι μίας χρησιμοποιούμενης πύλης μπορούν να συνδεθούν παράλληλα με χρησιμοποιούμενες εισόδους της ίδιας πύλης, ανάλογα με τη λογική συνάρτηση.

→ Οι αχρησιμοποίητες είσοδοι μπορούν να συνδεθούν σε κάποια πηγή τάσης: απευθείας στη γείωση GND ή μέσω αντίστασης R_S 1KΩ στο V_{CC} (η αντίσταση R_S προστατεύει την είσοδο από υπερτάσεις).

→ Στα αχρησιμοποίητα τμήματα (πύλες) ενός ολοκληρωμένου κυκλώματος TTL, οι είσοδοι συνδέονται κατά τέτοιον τρόπο ώστε οι έξοδοι των τμημάτων αυτών να βρίσκονται σταθερά σε υψηλή κατάσταση. Η σύνδεση αυτή μειώνει την κατανάλωση ισχύος, εφόσον είναι $I_{CCH} < I_{CCL}$.

Βιβλιογραφία

“CAD & ΚΑΤΑΣΚΕΥΗ” Α. ΚΑΡΑΓΚΟΥΝΗΣ, Γ. ΒΕΛΝΤΕΣ, ΤΕΙ ΛΑΜΙΑΣ

ΣΗΜΕΙΩΣΕΙΣ ΨΗΦΙΑΚΩΝ ΗΛΕΚΤΡΟΝΙΚΩΝ **“Βασικές Έννοιες Ψηφιακών Κυκλωμάτων” Δ.Λιούπης – Μ.Στεφανιδάκης, Πανεπιστήμιο Πατρών**